佳能首台纳米压印光刻设备正式出货

　　原标题：佳能首台纳米压印光刻设备正式出货

　　2024年9月26日，佳能公司宣布，已于9月26日向总部位于美国德克萨斯州的半导体联盟——德克萨斯电子研究所 （TIE） 运送其 的纳米压印光刻 （NIL） 系统FPA-1200NZ2C 。

　　在2023年10月13日，佳能正式发布了全球首款NIL系统FPA-1200NZ2C，成为了全球 将采用 NIL 技术的半导体制造系统商业化的公司，该技术以不同于传统投影曝光技术的方法形成电路图案。

　　传统的光刻设备通过将电路图案投射到涂有光刻胶的晶圆上来转移电路图案，而新产品通过将印有电路图案的掩模像印刷一样，将图形压入晶圆上的光刻胶来实现。

　　它的电路图案转移过程不经过光学部件，也可以在晶圆上忠实地再现掩模上的精细电路图案。新系统降低了功耗和成本，可实现最小线宽为14nm的图形化，相当于5nm节点。

　　当下的5nm制程的先进半导体制造设备市场，则由ASML的EUV光刻机所垄断，单台价格约1.5亿美元。对于接下来更为先进的2nm及以下制程的芯片，ASML也推出了成本更为高昂的High-NA EUV光刻机，单台价格高达3.5亿欧元，这也使得尖端制程所需的成本越来越高。

　　相比之下，佳能的目前NIL技术将可以使得芯片制造商不依赖于EUV光刻机就能生产最小5nm制程节点的逻辑半导体。佳能半导体设备业务部长岩本和德此前还曾表示，如果改进光罩，NIL甚至可以生产2nm先进制程的芯片。佳能的纳米压印技术或许将有机会帮助佳能缩小其与ASML的差距。

　　更为关键的是，佳能的纳米压印设备成本和制造成本都远低于ASML的EUV光刻机。

　　岩本和德表示，客户的成本因条件而异，据估算1次压印工序所需要的成本，有时能降至传统曝光设备工序的一半。而且，因为纳米压印设备的规模较小，在研发等用途方面也更容易引进。据了解，采用纳米压印技术，将可使得整体的设备投资降低至EUV光刻产线设备的40%水平。

　　虽然佳能并未公布其纳米压印设备的定价，但是，佳能CEO御手洗富士夫此前曾表示，该公司的纳米压印设备的“价格将比ASML的EUV光刻机低一位数（即仅有10%）”。

　　根据佳能最新的官方新闻稿显示，其首台纳米压印光刻设备FPA-1200NZ2C 将在 TIE 被用于先进半导体的研发和原型的生产。

　　据介绍，TIE 是一个半导体联盟，成立于 2021 年，得到了德克萨斯大学奥斯汀分校的支持。它由州和地方政府、半导体公司、国家研究机构和其他实体组成。TIE 提供对半导体研发计划和原型设计设施的开放访问，以帮助解决与先进半导体技术（包括先进封装技术）相关的问题。

　　不过，需要指出的是，NIL是完全不同于光刻技术的全新路径，因此它与现有的基于DUV或EUV光刻的产线是不兼容的，也就是说现有的大型芯片制造商无法再现有产线中直接使用NIL技术，需要重新建立全新的生产线，显然这将成为阻碍NIL技术推广的一个因素。这也使得佳能的NIL设备的初期的客户主要来源于研究机构、科研院校等。

　　另外，相对于拥有数十层不同电路结构的逻辑半导体来说，存储芯片由于存在多层重复的电路，更适合利用NIL技术来进行制造，这也是为什么此前传闻SK海力士、铠侠、美光等存储芯片厂商都对NIL设备感兴趣的原因。

　　佳能表示，其将继续推进使用纳米压印光刻系统进行半导体制造的研究和开发，为半导体制造技术的发展做出贡献。